-- Codificador
library ieee;
use ieee.std_logic_1164.ALL;
use ieee.std_logic_arith.ALL;
use ieee.std_logic_unsigned.ALL;

- Declaración de la entidad
Entity codificador is
port (

a: in std_logic_vector(7 downto 0);
b: out std_logic_vector(2 downto 0));

end codificador ;

-- Definición de la arquitectura
Architecture bhr of codificador is

begin

Process (a)
Begin

for i in 0 to 7 loop

if a(i)='1' then b<=conv_std_logic_vector(i,3);
End if;

End loop;

End process;

end bhr;


WcN - Joan Oliver. Diseño de circuitos digitales con VHDL