Ejercicios de VHDL secuencial

1. Dar el código (a nivel comportamental) de un contador up/down (ud), con señales de carga paralela (load), capacitación (enable) y reset asíncrono. El reset inicializará el contador al valor 0xFF. El contador tendrá como salida el estado en que se encuentre (q) y la señal TC que se pondrá a 1-lógico cuando se alcance el estado 0xFF. Considerar un ancho de flujo de 8 bits

2. Escribir el código de un registro de desplazamiento a la derecha y a la izquierda, sin entrada paralela y con señal de reset síncrono al valor 0xAA. Considerar una entrada de capacitación. El ancho de flujo es de 8 bits